


中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA



茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2001 年 05 月 02 日
Application Date

申請案號：090110468
Application No.

申請人：矽品精密工業股份有限公司
Applicant(s)

局長
Director General

陳明邦

發文日期：西元 2001 年 11 月 8 日
Issue Date

發文字號：09011017135
Serial No.

申請日期	
案 號	90110468
類 別	

A4
C4

(以上各欄由本局填註)

發 明 專 利 說 明 書		
一、發明 名稱	中 文	半導體封裝裝置及其製法
	英 文	
二、發明 創作人	姓 名	1. 柯俊吉 2. 羅曉餘 3. 吳集銓
	國 籍	中華民國
三、申請人	住、居所	1. 台中縣大甲鎮信義路 98 號 2. 台北市信義區莊敬路 289 巷 5 弄 2 號 3. 台中市北屯區大德里平德路 82 巷 33 弄 1 號
	姓 名 (名稱)	矽品精密工業股份有限公司
三、申請人	國 籍	中華民國
	住、居所 (事務所)	台中縣潭子鄉大豐路三段 123 號
三、申請人	代 表 人 姓 名	林文伯

裝

訂

線

四、中文發明摘要（發明之名稱： 半導體封裝裝置及其製法)

一種半導體封裝裝置，係包括一導線架，其具有第一表面及第二表面，且其由一晶片座與多數導腳構成，並令該等導腳以一適當距離之間隔圍繞該晶片座而設置，同時，各該導腳由內導腳、外導腳以及位於該內導腳與該外導腳間之中間部構成，且各該導腳間以一適當距離之間隔彼此排列，又各該中間部兩側形成有向外突出之凸部，以使各該中間部之間以一小於該各導腳間之間隔距離之間隙彼此間隔排列；一封裝膠體，用以包覆該導線架第一表面上該等導腳之中間部及該導線架之第二表面，使於該第一表面上形成一收納空間足以收納該晶片座及該等內導腳並供植晶；一半導體晶片，接置於該晶片座上，以使該晶片承載於該導線架之第一

英文發明摘要（發明之名稱：)

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

四、中文發明摘要（發明之名稱：

)

表面上；多數鐳線，用以連接該半導體晶片與該等內導腳，以使該晶片與該導線架電性連接；以及一蓋件，用以覆蓋該收納空間之開口。由於各該導腳中間部形成有由兩側向外突出之凸部，而減少各該中間部間之間隙，使在進行封膠作業時得減緩封裝樹脂之流速，故得縮小該樹脂可能溢膠於導腳上之面積及機率，以確保產品品質，同時，改善導線架之設計並不增加其尺寸，且不增加製造作業，使得簡化製程，故降低生產成本。

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

英文發明摘要（發明之名稱：

)

訂

線

五、發明說明(1)

[發明領域]

本發明係有關一種半導體封裝裝置及其製法，尤指一種具有改良結構之導線架之半導體封裝裝置及其製法。

[技術背景]

隨著電子產品之技術的發展，電子產品中所使用的半導體封裝裝置之信賴度要求越趨嚴格。

有關影像偵測裝置(image sensor device)之結構，其係在由晶片座與導腳構成的導線架上形成一具有開口之凹穴的封裝膠體，使導線架上供半導體晶片黏接之晶片黏著區及供鉚線鉚接之鉚接區外露於該封裝膠體之凹穴中，然後再接置一覆蓋件於該封裝膠體上方以將其凹穴之開口封蓋住。該類型裝置一般須在黏晶(Die Bond)及打線(Wire Bond)步驟前，先於該導線架上形成封裝膠體。但在形成封裝膠體時，常會在導線架外露於封裝膠體之凹穴內之部位上發生溢膠情形，而使外露於封裝膠體凹穴中的晶片座或導腳受到污染，而影響導線架與半導體晶片間之黏接品質及鉚線與導腳間之鉚接品質。為避免因為封裝樹脂溢膠於導腳之表面上而造成導腳上供鉚線鉚接之面積變小，往往須將導腳之長度加長，如此將使半導體封裝裝置尺寸變大，更難符合電子裝置小型化之要求。

習知技術中，例如美國專利第 5,637,273 號專利案揭示一種半導體封裝裝置之製法，其係使用無柵條式導線架，於封膠模壓之製程中，模具與導線架設置有防止封膠樹脂溢出該模具之裝置，該溢膠防止裝置可包含黏置於多

五、發明說明(2)

數導腳上的膠帶、形成於各該等導腳上之每一個導腳與缺口上所設置的擴大區域面積，該溢膠防止裝置可包含形成於該模具之一的導腳壓製架上的突出部。而該專利案所揭示之半導體封裝裝置之製法，係包括步驟：a)設置一包含內導腳與外導腳之無柵條式導線架，其具有在內導腳延伸至導線架上之封裝膠體外之位置處形成有於各內導腳上之擴大區域；b)接置一半導體晶片於該導線架上；c)以多數鐸線連接該晶片至該導線架之內導腳；d)設置一底模具與一頂模具，該等模具含有多數周圍表面並形成有模穴，其中至少一該等周圍表面包含複數個相間隔的突出部；e)在對應該等周圍表面之位置處於該等擴大區域之至少一頂面與底面上黏貼膠帶，其係在進行模壓作業時用以減少樹脂的流失及用以將該等內導腳結合在一起；f)在該等模具間置放該無柵條式導線架，其厚度實質上與在該等周圍表面上之該等突出部之高度相等，同時，各外導腳寬度實質上與相鄰的該等突出部間的間距相等，及其厚度實質上與該等突出部之高度相等；g)鑄合該等模具，使該等突出部與每二個相鄰的外導腳架間之間隔密合，以防止封裝樹脂從模穴中溢出；以及 h)將封裝樹脂注入模穴中，如此即可實質上防止該封裝樹脂溢出該等模具外。

上述方法，雖可防止溢膠情形發生，但封裝製程上，其晶片、鐸線與導線架間之接設係在該封裝膠體形成之前，故容易影響到晶片、鐸線與導線架間的電性偶合品質；且該方法在製程上亦較繁瑣及費時，造成製造成本增加及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

統

五、發明說明(3)

生產力降低之缺點。

因此，可了解到目前急需發展更簡易製程與成本低、生產力高之有效防止或減少模塑封裝膠體溢膠的方法。故本案發明人乃致力研究一種不同於已知方法製程之能夠減少導線架上溢膠情形之方法與封裝裝置。

[發明概述]

本發明之目的在提供一種半導體封裝裝置及其製法，係利用改善導線架之設計，使減少導線架上各導腳於內導腳與外導腳間之部分彼此之間的間隙，而使在封膠作業時得減緩封裝樹脂之流速，並得縮小可允許該樹脂溢膠於導腳上之面積，故得降低溢膠發生之可能性，而能確保導線架上供接置鉚線之導腳面積以及黏晶及打線作業之品質，故可維持產品之信賴度，同時，改變導線架之設計並不增加其尺寸，且不須增加額外製造作業，使得簡化製程，故得降低生產成本。

為達成上揭及其他目的，本發明之半導體封裝裝置，係包括一導線架、一封裝膠體、一半導體晶片、多數鉚線及一蓋件。該導線架具有第一表面及第二表面，且由一晶片座及多數導腳構成，並該等導腳以一適當距離之間隔圍繞該晶片座而設置，同時，各該導腳由內導腳、外導腳以及位於該內導腳與該外導腳間之中間部構成，且各該導腳間以一適當距離之間隔彼此排列，又各該中間部兩側形成有向外突出之凸部，以使各該中間部之間以一小於該各導腳間之間隔距離之間隙彼此間隔排列，實施封膠及模壓作

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明（⁴）

業，使該封裝膠體得包覆該導線架第一表面上該等導腳之中間部及該導線架之第二表面，使於該第一表面上形成一收納空間，其足以收納該晶片座及該等內導腳並供植晶。然後，於該導線架之晶片座上接置該半導體晶片，以使該晶片為該晶片座承載於該導線架之第一表面上。又以該等鐳線如金線連接該半導體晶片與該等內導腳，以使該晶片與該導線架電性連接。最後，以一透明或不透明材料製成之蓋件覆蓋該由該封裝膠體與該導線架形成於該導線架第一表面上之收納空間之開口。

此外，上述該各導腳中間部間之間隙為等於或小於0.15毫米，以0.1毫米較佳。再者，於進行上述封膠及模壓作業前，可黏貼一膠帶於該導線架之第二表面上以覆蓋該晶片座與該等導腳間之間隔、該等內導腳間之間隔及該等導腳中間部間之間隙；又可黏貼另一膠帶於該導線架之第一表面上不會影響該等鐳線佈局之位置處以覆蓋該等內導腳間之間隔及該等導腳中間部間之間隙；該等膠帶為絕緣膠帶。因此，配合利用如上述縮小各該導腳中間部間之間隙之導線架設計，加上使用彼等膠帶以進一步防止溢膠於導腳上，故得進而確保產品品質，而維持生產良率。

以下列舉實施例以進一步詳細說明本發明，但本發明並不受此等實施例所限制。

[圖式簡要說明]

第1A圖至第1D圖係本發明半導體封裝裝置之第一實施例之製造過程示意圖；

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(5)

第 2 圖顯示部分本發明半導體封裝裝置之第一實施例之上視圖；

第 3 圖係本發明半導體封裝裝置之第二實施例剖視圖；以及

第 4 圖係本發明半導體封裝裝置之第三實施例剖視圖。

[元件符號說明]

1	半導體封裝裝置	10	導線架
10A	第一表面	10B	第二表面
11	晶片座	12	導腳
120	內導腳	121	外導腳
122	中間部	123	凸部
130	間隔	131	間隔
132	間隙	14	封裝膠體
15	收納空間	150	開口
16	半導體晶片	17	鐳線
18	蓋件	2	半導體封裝裝置
20	導線架	20A	第一表面
20B	第二表面	21	第一膠帶
22	晶片座	23	導腳
230	內導腳	231	中間部
24	間隔	3	半導體封裝裝置
30	第一膠帶	31	導線架
31A	第一表面	31B	第二表面

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(6)

32	鐳線	33	第二膠帶
34	導腳	340	內導腳
341	中間部	35	晶片座
36	間隔		

[發明詳細說明]

第一實施例

如第 1D 及 2 圖所示，本發明第一實施例之半導體封裝裝置 1，係包括一導線架 10，其具有第一表面 10A 及第二表面 10B，且其中一晶片座 11 與多數導腳 12 構成，並該等導腳 12 以一適當距離之間隔 130 圍繞該晶片座 11 而設置，同時，各該導腳 12 由內導腳 120、外導腳 121 以及位於該內導腳 120 與該外導腳 121 間之中間部 122 構成，且各該導腳 12 間以一適當距離之間隔 131 彼此排列，又各該中間部 122 兩側形成有向外突出之凸部 123，以使各該中間部 122 之間以一小於該各導腳 12 間之間隔 131 距離之間隙 132 彼此間隔排列；一封裝膠體 14，用以包覆該導線架 10 第一表面 10A 上該等導腳 12 之中間部 122 及該導線架 10 之第二表面 10B，使於該第一表面 10A 上形成一收納空間 15 足以收納該晶片座 11 及該等內導腳 120 於其內並供植晶之用；一半導體晶片 16，接置於該晶片座 11 上，以使該晶片 16 為該晶片座 11 承載於該導線架 10 之第一表面 10A 上；多數鐳線 17，用以連接該半導體晶片 16 與該等內導腳 120，以使該晶片 16 與該導線架 10 電性連接；以及一蓋件 18(未示於第 2 圖)，用以覆蓋

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(7)

該收納空間 15 之開口 150。

前揭半導體封裝裝置 1 之製法，係包括下列步驟。首先，

提供具有第一表面 10A 及第二表面 10B 之導線架 10，如第 1A 圖所示，其係由一晶片座 11 與多數導腳 12 構成，並該等導腳 12 以一適當距離之間隔 130 圍繞該晶片座 11 而設置(如第 2 圖所示，然第 2 圖僅顯示部分該等導腳 12 之裝置)；同時，各該導腳 12 由內導腳 120、外導腳 121 以及位於該內導腳 120 與該外導腳 121 間之中間部 122 構成，且各該導腳 12 間以一適當距離之間隔 131 彼此平行排列(如第 2 圖所示)；又各該中間部 122 兩側形成有向外突出之凸部 123，該等凸部 123 可為梯形形狀(如圖示)等，以使各該中間部 122 之間以一小於該各導腳 12 間之間隔 131 距離之間隙 132 彼此間隔平行排列，並該間隙 132 為等於或小於 0.15 毫米，以 0.10 毫米為較佳。

接著如第 1B 圖所示，進行封膠及模壓作業，以習知模具(未圖示)及習知封裝樹脂如環氧樹脂等形成封裝膠體 14，使得包覆該線架 10 第一表面 10A 上該等導腳 12 之中間部 122 及該導線架 10 之第二表面 10B，並以該封裝膠體 14 於該導線架 10 第一表面 10A 上之部分與該導線架 10 形成一收納空間 15，使該該收納空間 15 足以收納該晶片座 11 及該等內導腳 120 於其內並得供以植晶。

然後，進行植晶作業，如第 1C 圖所示，以習知方法接置一半導體晶片 16 於該導線架 10 之晶片座 11 上，以

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(8)

使該晶片 16 為該晶片座 11 承載於該導線架 10 之第一表面 10A 上；再以多數鐸線 17(如金線)以習知方法連接該半導體晶片 16 上之鐸墊(未圖示)至該等內導腳 120，以使該晶片 16 與該導線架 10 電性連接。

最後，如第 1D 圖所示，以一可為透明或不透明材料製成之蓋件 18 覆蓋該由該封裝膠體 14 與該導線架 10 形成於該導線架 10 之第一表面 10A 上之收納空間 15 之開口 150，即可獲得如第 1D 圖所示之半導體封裝裝置。

綜上所述，本發明之半導體封裝裝置及其製法，為克服習知技藝需加長導線架之導腳長度以避免於封膠時封裝樹脂溢膠於內導腳上而影響其供鐸線接置之面積，進而影響黏晶及打線作業之品質等缺點，既而利用改善導線架之設計。在不需增加該導線架尺寸的條件下，使導腳之中間部於兩側形成有向外突出之凸部，以縮小各中間部間之間隙，使在進行封膠作業時得減緩封裝樹脂之流速，並得減少該樹脂可能溢膠於導腳上之面積，故得降低溢膠發生之機率。因此，在免於溢膠污染之環境下，可於該導線架上順利進行黏晶及打線作業，而得以確保半導體封裝產品之品質，及維持產品之信賴度；又不需增加該封裝產品之尺寸，得以符合電子裝置小型化之需求。再者，僅以改變該導線架之設計而達良好防止溢膠之效果者，不需增加製造之作業，使得減少製程，故得降低半導體封裝產品生產成本。

第二實施例

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

如第 3 圖所示，本發明第二實施例半導體封裝裝置 2 之製法與第一實施例所揭示者大致相同，其不同處在於進行封膠及模壓作業之步驟實施前，先在導線架 20 之第二表面 20B 上黏貼第一膠帶 21，該膠帶 21 為絕緣膠帶，使其覆蓋該導線架 20 之晶片座 22 與多數導腳 23 間之間隔 24、該等導腳 23 之內導腳 230 間之間隔(未圖示)及該等導腳 23 之中間部 231 間之間隙(未圖示)，以避免於進行封膠作業時封裝樹脂從該導線架 20 之第二表面 20B 通過該等間隔及間隙而溢膠於該導線架 20 之第一表面 20A 上，且黏貼膠帶並不增加製程之困難性，以其配合利用縮小該等中間部 231 間之間隙之導線架設計，故得以進一步增進溢膠防止之功效，使得確保半導體封裝產品之生產品質，而不會增加生產成本。

第三實施例

如第 4 圖所示，本發明第三實施例半導體封裝裝置 3 之製法與第二實施例所揭示者大致相同，其不同處在於進行封膠及模壓作業之步驟實施前，於黏貼第一膠帶 30 於如第二實施例所規範之位置後，再於導線架 31 之第一表面 31A 上不會影響多數鐸線 32 佈局之位置處黏貼第二膠帶 33，該膠帶 33 為絕緣膠帶，使其覆蓋多數導腳 34 之內導腳 340 之間隔(未圖示)及該等導腳 34 之中間部 341 間之間隙(未圖示)，故於該導線架 31 之第一表面 31A 及第二表面 31B 上之封裝樹脂可能產生溢膠之區域，如該等導腳 34 與該導線架 31 之晶片座 35 間之間隔 36、該等

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (10)

內導腳 340 間之間隔及該等導腳 34 之中間部 341 間之間隙，皆以膠帶 30、33 覆蓋，再配合具有較小該等中間部 341 間之間隙設計之導線架 31，故得以更進一步防止溢膠情形產生，以提升產品生產作業之品質，同時，黏貼膠帶不增加製程之繁複性，進而達到防止溢膠且不增加生產成本之目的。

上述實例僅為詳細說明本發明揭示之半導體封裝裝置及其製程特徵，並不因此限制本發明之應用領域，且任何未偏離本發明之精神與原理下所完成之一切等效改變或修飾，均由本發明之申請專利範圍所涵蓋。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

1. 一種半導體封裝裝置，係包括：

一導線架，其具有第一表面及第二表面，且其由一晶片座與多數導腳構成，並令該等導腳以一適當距離之間隔圍繞該晶片座而設置，同時，各該導腳由內導腳、外導腳以及位於該內導腳與該外導腳間之中間部構成，且各該導腳間以一適當距離之間隔彼此排列，又各該中間部兩側形成有向外突出之凸部，以使各該中間部之間以一小於該各導腳間之間隔距離之間隙彼此間隔排列；

一封裝膠體，用以包覆該導線架第一表面上該等導腳之中間部及該導線架之第二表面，使於該第一表面上形成一收納空間足以收納該晶片座及該等內導腳並供植晶；

一半導體晶片，接置於該晶片座上，以使該晶片承載於該導線架之第一表面上；

多數鐸線，用以連接該半導體晶片與該等內導腳，以使該晶片與該導線架電性連接；以及

一蓋件，用以覆蓋該收納空間之開口。

2. 如申請專利範圍第 1 項之半導體封裝裝置，其中，該等導腳中間部之凸部呈梯形形狀。
3. 如申請專利範圍第 1 項之半導體封裝裝置，其中，各該導腳中間部間之間隙為等於或小於 0.15 毫米。
4. 如申請專利範圍第 1 項之半導體封裝裝置，其中，各該導腳中間部間之間隙為 0.10 毫米。

六、申請專利範圍

5. 如申請專利範圍第 1 項之半導體封裝裝置，其中，該等銲線係為金線。
6. 如申請專利範圍第 1 項之半導體封裝裝置，其中，該蓋件係以一透明或不透明材料製成者。
7. 如申請專利範圍第 1 項之半導體封裝裝置，其中，在該導線架第二表面上黏貼第一膠帶以覆蓋該晶片座與該等導腳間之間隔、該等內導腳間之間隔及該等導腳中間部間之間隙。
8. 如申請專利範圍第 1 項之半導體封裝裝置，其中，在該導線架第一表面上不會影響該等銲線佈局之位置處黏貼第二膠帶以覆蓋該等內導腳間之間隔及該等導腳中間部間之間隙，同時黏貼如申請專利範圍第 7 項定義之第一膠帶於其規範位置處。
9. 如申請專利範圍第 7 或 8 項之半導體封裝裝置，其中，該等膠帶係為絕緣膠帶。
10. 一種半導體封裝裝置之製法，係包括下列步驟：

提供一導線架，其具有第一表面及第二表面，且其由一晶片座與多數導腳構成，並該等導腳以一適當距離之間隔圍繞該晶片座而設置，同時，各該導腳由內導腳、外導腳以及位於該內導腳與該外導腳間之中間部構成，且各該導腳間以一適當距離之間隔彼此排列，又各該中間部兩側形成有向外突出之凸部，以使各該中間部之間以一小於該各導腳間之間隔距離之間隙彼此間隔排列；

進行封膠及模壓作業，使封裝膠體得包覆該導線架第一

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

表面上該等導腳之中間部及該導線架之第二表面，使於該第一表面上形成一收納空間足以收納該晶片座及該等內導腳並供植晶；

於該晶片座上接置一半導體晶片，以使該晶片為該晶片座承載於該導線架之第一表面上；

以多數鐳線連接該半導體晶片與該等內導腳，以使該晶片與該導線架電性連接；以及

以一蓋件覆蓋該收納空間之開口。

- 11.如申請專利範圍第 10 項之製法，其中，該等導腳中間部之凸部呈梯形形狀。
- 12.如申請專利範圍第 10 項之製法，其中，各該導腳中間部間之間隙為等於或小於 0.15 毫米。
- 13.如申請專利範圍第 10 項之製法，其中，各該導腳中間部間之間隙為 0.10 毫米。
- 14.如申請專利範圍第 10 項之製法，其中，該等鐳線係為金線。
- 15.如申請專利範圍第 10 項之製法，其中，該蓋件係以一透明或不透明材料製成者。
- 16.如申請專利範圍第 10 項之製法，其於進行封膠及模壓作業之步驟實施前，在該導線架第二表面上黏貼第一膠帶以覆蓋該晶片座與該等導腳間之間隔、該等內導腳間之間隔及該等導腳中間部間之間隙。
- 17.如申請專利範圍第 10 項之製法，其於進行封膠及模壓作業之步驟實施前，在該導線架第一表面上不會影響該

六、申請專利範圍

等鐸線佈局之位置處黏貼第二膠帶以覆蓋該等內導腳間之間隔及該等導腳中間部間之間隙，同時黏貼如申請專利範圍第 16 項定義之第一膠帶於其規範位置處。


18. 如申請專利範圍第 10 項之製法，其中，該等膠帶係為絕緣膠帶。

(請先閱讀背面之注意事項再填寫本頁)


裝

訂


線




第 1A 圖




第 1B 圖




第 1C 圖




第 1D 圖



第 2 圖



第 3 圖



第 4 圖